齐齐文库
登录
齐齐文库
下载此文档
关闭预览
  1. 当前位置：
  2. 首页 >
  3. 中国国家标准 >
  4. GB/T 43536.2-2023

GB/T 43536.2-2023 三维集成电路　第2部分：微间距叠层芯片的校准要求

GB/T 43536.2-2023 Three dimensional integrated circuits—Part 2:Alignment of stacked dies having fine pitch interconnect

国家标准 中文简体 现行 页数：16页 | 格式：PDF

基本信息

标准号
GB/T 43536.2-2023
相关服务
  仅限个人学习交流使用
标准类型
国家标准
标准状态
现行
中国标准分类号（CCS）
L56 三维集成电路　第2部分：微间距叠层芯片的校准要求
国际标准分类号（ICS）
31.200
发布日期
2023-12-28
实施日期
2024-04-01
发布单位/组织
国家市场监督管理总局、国家标准化管理委员会
归口单位
全国半导体器件标准化技术委员会(SAC/TC 78)
适用范围
-

发布历史

文前页预览

GB/T 43536.2-2023 三维集成电路　第2部分：微间距叠层芯片的校准要求
GB/T 43536.2-2023 三维集成电路　第2部分：微间距叠层芯片的校准要求
GB/T 43536.2-2023 三维集成电路　第2部分：微间距叠层芯片的校准要求
GB/T 43536.2-2023 三维集成电路　第2部分：微间距叠层芯片的校准要求
GB/T 43536.2-2023 三维集成电路　第2部分：微间距叠层芯片的校准要求
免费预览已结束，剩余部分可下载查看

研制信息

起草单位：
中国电子技术标准化研究院、华进半导体封装先导技术研发中心有限公司、中国航天科技集团公司第九研究院第七七一研究所、青岛智腾微电子有限公司、珠海越亚半导体股份有限公司
起草人：
汤朔、李锟、肖克来提、吴道伟、刘欣、陈先明
出版信息：
页数：16页 | 字数：25 千字 | 开本： 大16开

推荐标准

相似标准推荐

更多>